PCB tasarımı ve kablolama talimatları

2020-06-17 09:04:58 fandoukeji

1. Genel Talimatlar


1. Karakteristik empedans


 Baskılı mikroşerit çizgi (yüzey tabakası), Z = 65Ω ±% 10;


 Baskılı stripline (iç katman), Z =% 50 ±% 10; toprağa 50Ω diferansiyel diferansiyel tek uçlu empedans, 100 ohm diferansiyel empedans.


2. Hat genişliği önerisi: sinyal hattı genişliği = 6mil, zor kablolara sahip bazı hatlar için, 4.5mil, güç / toprak hattı genişliği duruma bağlı olarak 15mil veya 30mil'dir.


3. Laminasyon önerisi: CS1999 referans tasarımının laminasyonuna başvurabilirsiniz, levha kalınlığı 2.4 +/- 0.2mm'dir ve önerilen katman sayısı 16-18 katmandan fazla değildir.


4. BGA çip pimi yolları: yönlendirmeyi etkilediği sürece kullanılmayan pimler için yolları tutmaya çalışın.


 İkincisi, güç ve toprak


1. ana güç kaynağı türleri aşağıdaki gibidir:


48 P48V / N48V, 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A), 3V3


(10A) ve 5V2N (3A), VDDQ, VTT ve VREF; bunlar dijital güç kaynaklarıdır


 3V3A, VCCTX_1 / 2, 1V2A_1 / 2: bunlar doğrusal güç kaynağı modülü tarafından üretilen analog güç kaynaklarıdır


2. 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A) ve 3V3 (10A) için, mevcut boyuta göre, güç modülü çıkış PIN'ini güç kaynağı bölünmüş katmanına bağlarken, akım geçiş kabiliyeti dikkate alınmalıdır. Karşılık gelen PIN çevresindeki birden çok sinyal katmanına karşılık gelen dolum düzlemleri ekleyin ve ardından akımı karşılık gelen güç katmanına yönlendirmek için katmanları bağlamak için birden fazla yol kullanın.


3. CS1999, FPGA ve optik modüller için çeşitli analog güç kaynakları vardır.Bu güç kaynakları genellikle doğrusal güç kaynakları tarafından veya LC filtrelemeden sonra sağlanır Tüm analog güç kaynakları güç kaynağı bölme gerektirir Analog güç kaynağı bölme önerileri: sinyal katmanında bölme, yukarı ve aşağı bitişik gerektirir Katman sinyal topraklaması olmalıdır.


 Bölünmesi gereken güç kaynağının adı aşağıdadır:


1) CS1999 analog güç kaynağı:


STX0_VDD, STX1_VDD, SRX0_VDD, SRX1_VDD, HTX0_VDD, HTX1_VDD, HRX0_VDD,


HRX1_VDD, SFI5_VDD_DVR, HTX_VDD_DVR.


 2) FPGA


 VCC_PLL_OUT1 / 2/3, VCCA_3V3_1, 2, VCCTX_1 / 2, 1V2A_1 / 2, VCCP_1 / 2


 3) Optik modül: LC filtrelemeden sonra 5V, 3V3, 1V8, 5V2N ve diğer analog güç kaynakları sağlanır.


4) Diğerleri: endüktans L sonrası tüm güç kaynakları


4. 1008PS'lik tüm akım endüktansları için 3A ve geri kalanı için 1A gereksinimlerini takip edin.


5. Zemin seviyesi


 Sinyal topraklaması ve şasi topraklaması dahil.


 Her sinyal katmanı, karşılık gelen sokete bağlı bir şasi topraklama halkası ile çevrelenmiştir.


6. Kablolama sırasında tüm LDO güç dönüşüm yongalarının (LT1963AEQ, LT1764EQ, LP3883ES) TAB düzlemi tanımlanmalı ve ilgili düzleme bağlanmalıdır, ısı yayılım bakır alanı uygun şekilde arttırılmalı ve arka taraf da simetrik olarak artırılmalıdır. Bu durumda, alan mümkün olduğunca büyük olabilir) ve ısı dağılımını kolaylaştırmak için birden fazla yolla ilgili güç katmanına veya toprak katmanına bağlayın. Her bir çipin TAB düzlemi tanımı aşağıdaki gibidir:


LT1963A / LT1764 / LP3883: SEKME = GND (toprak)


7. CS1999 güç ve toprak bölümü için, lütfen değerlendirme kartının gerçek kablolama dosyasına bakın.


 3. Ayırma gereksinimleri


1. Mantık diyagramına göre tasarım ve uygulama.


 Her cihazın ayırma kapasitörleri eşit olarak yerleştirilir.Küçük değerli kapasitörler güç kaynağı pimine mümkün olduğunca yakın yerleştirilir ve çipin etrafına büyük polar kapasitörler yerleştirilir.


2. Her iki FPGA'nın her biri yere bağlı 5 pin_K7 / T7 / Y4 / AD7 / AK7 harici 2.00k dirençlere sahiptir ve izler diğer parazit kaynaklarından çok uzakta olmalıdır.Bu izi diğer hatlardan izole etmek için bir toprak halkası kullanabilirsiniz.


3. Kondansatörlerin ayrılması için genel bağlantı gereksinimleri: Kapasitans pedi kabloları aşağıdaki gibidir:






4. Sinyal yönlendirmenin tanımı


1. Diferansiyel sinyaller için genel gereksinimler:


The Diferansiyel çiftin uzunluğu tam olarak eşleşmelidir ve maksimum hata <10mil'dir. Uzunluk gereksinimleri hariç tüm sinyal hatları mümkün olduğunca kısa olmalıdır


Differential Diferansiyel çizgi çiftleri mümkün olduğunca yakın olmalıdır (ancak empedansı sağlamak için 6mil çizgi genişliği 6 / 9mil aralığı kullanılması önerilir), diğer diferansiyel çiftler> 15mil arasındaki mesafe ve diğer diferansiyel olmayan sinyal çizgileri> 30mil arasındaki mesafe;


 Diferansiyel çiftler aynı katmana gider ve viyazları ve katman değişikliklerini azaltır (eşleşen direncin bağlanacağı yer hariç, sadece kaynak ve hedef uçlar viyallerin içinden katmanları değiştirebilir).


Layer Güç katmanı bölündüğünde, güç katmanına bitişik diferansiyel sinyaller bölüm boyunca yönlendirilemez.


Matching Uygun dirençli terminaller için uygun direnç bağlantı yöntemi aşağıdaki şekilde gösterildiği gibidir Bağlamak için birini seçin ve kablo uzunluğu da şekilde gösterildiği gibidir.




Differential Diferansiyel hatlardaki seri kapasitörler için, diferansiyel çiftlerin kapasitörleri aynı tarafa yerleştirilmelidir (genellikle terminalin yakınına yerleştirilmelidir) ve iz uzunluğu eşleşmelidir. PECL saati AC bağlandığında, kaynağın dış direnci aşağıdaki gibi bağlanır


 Resimde gösterilir.




2. Saat sinyali


 Diferansiyel saat


 Aşağıdaki sinyalleri ekleyin:


Üç çift 622M saat vardır: MSA_RXREFCLK_P / N, MSA_TXREFCLK_P / N ve CS1999_REFCLK_P / N.


8 çift 156M saat vardır: IF_REFCLK1 / 2_P / N, XAUI_REFCLK1 / 2_P / N,


FPGA1 / 2_CORECLK_P / N, CS1999_IL_REFCLK1 / 2_P / N.


 Sinyal yönlendirme ve eşleştirme gereksinimleri için yukarıya bakın. Diferansiyel saat izleri diğer sinyal hatlarından, özellikle paralel izlerden mümkün olduğunca uzakta olmalıdır.Her diferansiyel hattı çifti diğer diferansiyel çiftleriyle aynı uzunlukta gerektirmez, ancak maksimum uzunluk 15 cm'yi geçmez.


 Tek uçlu LVTTL saat


 Aşağıdaki sinyaller dahil: SRAM_CLK, TCAM_CLK


Bu sinyaller için izler mümkün olduğunca kısa olmalı ve prensip gereksinimi <3 cm ve en uzun 5 cm'yi geçmemelidir. Seri olarak 25 ohm'luk direncin kaynak çip (FPGA) pimine mümkün olduğunca yakın olması gerekir.




3. SFI5 arayüz sinyali


 Bu sinyal, optik modül ile CS1999 arasında iki grup alma ve gönderme de dahil olmak üzere yüksek hızlı veri (3.125G) iletimi için kullanılır.


1) Saplama hattının uzunluğunu kısaltmak için uygun alt sinyal katmanını kullanmaya çalışın; izin döndürülmesi gerektiğinde dairesel bir yay veya 45 ° dirsek kullanın;


2) Kurallarla


 Tüm yollar iç katmandaki tüm pedleri çıkarır (sadece bağlantı katmanındaki pedler tutulur)


3) Ayrıntılı kablolama ve parametreler için CS1999 referans tasarım kablolama belgesine bakın.


4) Diferansiyel çiftleri almak ve göndermek için aynı katmanı kullanmayın




4. Interlaken arayüz sinyalleri


 Bu sinyal CS1999 ve FPGA arasında yüksek hızlı veri (3.125G) iletimi için kullanılır SFI5 gibi, iki alma ve gönderme grubu içerir Sinyaller aşağıdaki gibidir.


Kablolama için SFI5 sinyal yönlendirme gereksinimlerine bakın.




5. XAUI sinyali


 FPGA ve arka panel ZD soketi arasında yüksek hızlı sinyal iletimi için kullanılır.


1) ZD soketine bağlanan telin uzunluğu 5 ”'ten azdır (seri kapasitörün her iki ucundaki kabloların toplamı dahil).


 Kısa, arka panel izleme kontrolünün uzunluğunu azaltmak için. Aşağıdaki 8 grubu içerir.


LINE0_XAUI_RXDAT_P / N_ <3..0> 4 çift 3.125G diferansiyel sinyaldir;

LINE1_XAUI_RXDAT_P / N_ <3..0> 4 çift 3.125G diferansiyel sinyaldir;

LINE0_XAUI_TXDAT_P / N_ <3..0> 4 çift 3.125G diferansiyel sinyaldir;

LINE1_XAUI_TXDAT_P / N_ <3..0> 4 çift 3.125G diferansiyel sinyaldir;

LINE2_XAUI_RXDAT_P / N_ <3..0> 4 çift 3.125G diferansiyel sinyaldir

LINE3_XAUI_RXDAT_P / N_ <3..0> 4 çift 3.125G diferansiyel sinyaldir;

LINE2_XAUI_TXDAT_P / N_ <3..0> 4 çift 3.125G diferansiyel sinyaldir;

LINE3_XAUI_TXDAT_P / N_ <3..0> 4 çift 3.125G diferansiyel sinyaldir;

2) Her bir diferansiyel çizgi çiftinin eşit uzunlukta hatası 10mil'den azdır ve 4 çiftlik her grup sıkı eşit uzunluk gerektirmez, ancak sapma en aza indirilir ve uzunluk mümkün olduğunca kısadır.


3) Kablolama için SFI5 sinyal yönlendirme gereksinimlerine bakın.




6. 700M LVDS sinyali


 İki FPGA arasında yüksek hızlı sinyal iletimi için kullanılır. Aşağıdaki dört grubu içerir:


Diferansiyel çiftleri almak ve iletmek için aynı katmanı kullanmayın, genellikle diğer ortak diferansiyel hatlar gereklidir.




7. HSTL sinyali


U1 (NL3300) ve IC2 arasında bağlanan sinyal yaklaşık 200MHz HSTL-1 sinyalidir, lütfen kablolama için HSTL genel kablolama gereksinimlerini izleyin.


1) Çift yönlü sinyal TCAM_DBUS [0:71] ve tek yönlü sinyaller CAM_CLK ve TCAM_IBUS, 50 ohm'luk terminal eşleştirme dirençlerinin U1'e olabildiğince yakın yerleştirilmesini gerektirir ve STUB hat uzunluğunun mümkün olduğunca kısa olması önerilir. İzler, eşleşen direnç dalı uzunluğu ve çoğaltma noktası ile U1 Pimi arasındaki mesafe mümkün olduğunca kısa olmalıdır.




2) Aşağıdaki sinyal gruplarının <100mil hata ile eşit uzunlukta olması gerekir:


TCAM_CLK, TCAM_CLKO, TCAM_IBUS [7: 0], TCAM_DBUS [71: 0], TCAM_HITACK,


 TCAM_VALID, TCAM_RDACK


 3) VTT filtre kapasitörleri CP1 ~ CP10, terminal eşleme direnci etrafında eşit olarak dağıtılır.




8. Hızlı Ethernet sinyali


1) Aşağıdakiler, genel diferansiyel sinyal kablolaması gereklilikleriyle aynı olan diferansiyel sinyal çiftleridir.


100M_RD +/-, 100M_TD +/-, BACK_100M_TD +/-, BACK_100M_RD +/-, 100M_TX +/-,


100M_RX +/-, RJ_100M_TD +/-, RJ_100M_RD +/-.


2) Aşağıdaki sinyaller diferansiyel sinyaller değildir, ancak her bir eşit uzunluk seti gereklidir:


MII_TX_CLK, MII_TXD <3..0>, MII_TXEN bir grup, hata <1cm

 MII_RX_CLK, MII_RXD <3..0>, MII_RXEN, MII_RXER, MII_RX_CRS, MII_RX_COL,

Bir grup mu, hata <1 cm




 9. Yan tarama sinyali izleme


a) TMS sinyal yönlendirme yönü: yan tarama 2X5 soket FPGA1 (IC3) FPGA2 (IC4)


 b) TCK sinyal yönlendirme yönü TMS ile aynıdır.




10. Kontrol bus sinyali:


 LOCAL_AD [31: 0], LOCAL_ACK, LOCAL_RW, LOCAL_RDY, LOCAL_STB, LOCAL_ALE dahil


Papatya zincirini bir otobüs grubuna göre bağlayın.




11. Diğer veri yolu sinyalleri:


 Bahsedilmeyen diğer tüm grup veri yolu sinyalleri, her bir veri yolu grubunun çok fazla farklılık göstermemesini (aynı büyüklük düzeninde tutulması) ve uzunluğun mümkün olduğunca kısa olmasını gerektirir.




 Beş, gösterge ışığı açıklaması


 Panelden çıkması gereken göstergeler arasında 3 güç ve sistem durumu göstergesi ile 3 40G arabirimi durum göstergesi bulunur.


Gösterge ışıklarının panel üzerindeki bağıl konumu aşağıda gösterilmiştir.


Panel göstergesi ve mantık diyagramındaki LED arasındaki yazışma aşağıdaki gibidir:


Lütfen göstergeyi yukarıdaki göreceli konuma ve ilgili ilişkiye göre yerleştirin.